Интернет-журнал "Домашняя лаборатория", 2007 №8 - Журнал «Домашняя лаборатория»

(LSB), но этот подход требует наличия тонкопленочных резисторов, в общем случае недоступных для дешевого CMOS процесса. Кроме того, использование R/2R схем понижает выходное сопротивление ЦАП, так как требует большего управляющего тока при том же напряжении и фиксированном нагрузочном сопротивлении.

В 14-разрядном ЦАП AD9772 (TxDAC™) с быстродействием 150 MSPS используется три секции сегментации, показанных на рис. 4.7. В других представителях семейства AD977x и AD985x используется такой же принцип.

Первые пять разрядов (MSB) полностью декодируются и управляют 31 токовым ключом с одинаковым весом, каждый из которых является источником для 512 уровней, соответствующих младшим разрядам. Следующие четыре разряда декодируются в 15 сигналов. Они управляют 15 токовыми ключами, каждый из которых является источником для 32 уровней, соответствующих следующим разрядам. Пять младших разрядов хранятся триггером и управляют традиционным двоичным взвешивающим ЦАП с одним разрядом на выход. Для реализации этой архитектуры требуется 51 токовый ключ и 51 триггер.

В основе ячейки токового ключа лежит дифференциальная МОП (PMOS) транзисторная пара, показанная на рис. 4.8.

Дифференциальные пары управляются низковольтной логикой, минимизирующей время переходных процессов при коммутации и временной сдвиг. Выходы ЦАП являются симметричными дифференциальными токовыми выходами, которые обеспечивают минимизацию искажений четного порядка (особенно в случаях, когда выход ЦАП управляет устройством с дифференциальным входом, таким как трансформатор или операционный усилитель — преобразователь тока в напряжение).

Полная архитектура семейств AD977x TxDAC™ и AD985x-DDS является превосходным компромиссом в соотношении энергопотребление/производительность и позволяет реализовать полную функцию ЦАП на базе стандартного CMOS-процесса без тонкопленочных резисторов. Работа с однополярным источником питания +3,3 В или +5 В делает устройства чрезвычайно привлекательными для переносных и маломощных приложений.

Логика ЦАП

Самые ранние монолитные ЦАП содержали небольшую, если таковая вообще была, логическую схему, и параллельные данные должны были накапливаться на цифровом входе, чтобы сформировать аналоговый выходной сигнал. Сегодня почти все ЦАП имеют входные элементы фиксации состояния (триггеры, latches) и записывают данные только один раз, без процедуры накопления.

Существует многочисленные разновидности входных структур ЦАП, которые не будут обсуждаться здесь, но в большинстве своем сегодня преобладают устройства "с двойной буферизацией". ЦАП с двойной буферизацией имеет два набора триггеров. Данные первоначально хранятся (защелкиваются) в первом наборе и впоследствии передаются на второй, как показано на рис. 4.9. Существует три причины, по которым это компоновка представляется выгодной.

Первая — это то, что она позволяет вводить данные в ЦАП многими различными способами. ЦАП без триггера или с одним триггером должен быть заполнен сразу по всем разрядам, так как иначе его выходной сигнал в течение загрузки может сильно отличаться от тех значений, которые были до преобразования и появятся после преобразования. С другой стороны, ЦАП с двойной буферизацией может быть загружен параллельными данными, последовательными данными, 4-разрядными или 8-разрядными словами или чем-то подобным, и выход его остается неизменным до тех пор, пока новые данные полностью не загрузятся, и на ЦАП не поступит команда модификации выходных данных.

Второй особенностью входной структуры этого типа является то, что генератор тактовых импульсов может работать на фиксированной частоте (частоте дискретизации сигнала), в то время как входной триггер может быть загружен асинхронно. Это выгодно в приложениях, где требуется восстановление сигнала в реальном масштабе времени.

Третья выгодная особенность структуры с двойной буферизацией состоит в том, что несколько ЦАП могут выполнять преобразования одновременно. Данные загружаются в первый набор каждого ЦАП, и когда преобразования завершатся, выходные буферы всех ЦАП модифицируются одновременно. Существует много приложений, требующих цифро-аналогового преобразования, в которых выходы нескольких ЦАП должны одновременно изменяться, и структура с двойной буферизацией позволяет легко осуществить это.

Наиболее ранние однокристальные ЦАП с высоким разрешением имели параллельные порты данных для подключения к параллельным шинам передачи данных и дешифраторам адреса. Они отображались в адресном пространстве микропроцессора в виде очень маленьких блоков памяти только для записи (некоторые ЦАП обеспечивали не только запись, но и чтение содержимого — это было выгодно для некоторых приложений, но не очень распространено). ЦАП, подключаемые к параллельной шине данных, уязвимы из-за емкостной связи шины с аналоговом выходом. Поэтому многие ЦАП сегодня имеют последовательные структуры ввода данных. Они менее подвержены шуму (так как в них меньше шумовых контактов), использую меньшее количество выводов и поэтому занимают меньше места и более удобны для использования с современными микропроцессорами, многие из которых имеют последовательные порты передачи данных. Некоторые, хотя и не все из таких последовательных ЦАП имеют дополнительные выходы данных, благодаря которым несколько ЦАП могут соединяться последовательно, чтобы получать данные с одного последовательного порта. Эта компоновка часто упоминается как "гирляндная цепь" (daisy-chaining).

Другое достижение в технологии ЦАП заключается в возможности исполнения нескольких ЦАП на одном кристалле, что представляется полезным с точки зрения сокращения размеров печатной платы (РСВ) и затрат на сборку. Сегодня (в 2000 году) существует возможность приобретения шестнадцати 8-разрядных, восьми 12-разрядных, четырех 14-разрядных или двух 16-/18-/20-/22-/24-разрядных ЦАП в одном корпусе. В будущем возможна и более высокая степень интеграции.

Интерполирующие ЦАП

В системах, использующих аналого-цифровое преобразование, избыточная дискретизация способствует снижению требований к ФНЧ (antialiasing filter). Сигма-дельта АЦП обладают этим характерным преимуществом в наибольшей мере. В системах, базирующихся на цифроаналоговом преобразовании (таких, как системы прямого цифрового синтеза, DDS), для достижения аналогичной цели может использоваться концепция интерполяции. Эта концепция обычно применяется в цифровых звуковоспроизводящих CD-проигрывателях, где основная скорость обновления данных от CD примерно равна 44 KSPS. Добавление "нулей" в параллельный поток данных увеличивает эффективную скорость обновления в 4, 8 или 16 раз по сравнению с базовой скоростью. 4-х, 8-ми, или 16-кратный поток пропускают через цифровой интерполяционный фильтр, который генерирует дополнительные значения данных. Высокая скорость избыточной дискретизации способствует смещению вверх крайних частот (image), допуская таким образом использование менее сложного фильтра с более широким переходным диапазоном. Архитектура одноразрядного sigma-delta ЦАП представляет собой пример завершенного развития этой концепции и является популярной в современных CD-проигрывателях.

Та же самая концепция может применяться в высокоскоростных ЦАП. Предположим, что традиционный ЦАП работает на частоте дискретизации 30 MSPS (рис. 4.10а). Пусть выходная частота ЦАП равна 10 МГц. Компонент боковой частоты 30–10 = 20 МГц должен быть подавлен аналоговым ФНЧ (antialiasing), и переходной диапазон фильтра находится в диапазоне от 10 до 20 МГц. Предположим, что боковая частота должна быть уменьшена на 60 дБ. Поэтому характеристика фильтра должна пройти от полосы пропускания, заканчивающейся