Интернет-журнал "Домашняя лаборатория", 2007 №8 - Журнал «Домашняя лаборатория»

структурная схема устройства показана на рис. 8.21.

Потребляемая мощность микросхемы при напряжении питания +3 В составляет 690 мкВт. В режиме пониженного энергопотребления потребляемая мощность снижается до 0.15 мкВт. Уровень гармонических искажений выходного сигнала не превышает -70 дБ относительно полной шкалы на частоте 10 кГц. Опорное напряжение для каждого ЦАП подается независимо через соответствующие выводы микросхемы (по одному на каждый ЦАП). Внешнее опорное напряжение может подаваться как через внутренние буферы, имеющиеся на соответствующих входах, так и напрямую. Выходы обоих ЦАП могут одновременно обновляться с помощью асинхронного сигнала LDAC. Устройство имеет встроенную схему формирования сигнала сброса по включению питания, гарантирующую нулевое значение сигнала на выходе ЦАП до тех пор, пока в ЦАП не будут записаны корректные данные.

Данные обычно передаются в AD5322 посредством использования входов SCLK, DIN и SYNC из последовательного порта DSP-процессора. Когда сигнал SYNC переходит в активное нулевое состояние, разрешается ввод данных в приемный регистр сдвига ЦАП. Данные фиксируются в приемном регистре сдвига микросхемы AD5322 по спадающим фронтам следующих 16 импульсов сигнала SCLK. Организация стандартного интерфейса между процессором ADSP-2189M и ЦАП AD5322 показана на рис. 8.22.

Нужно заметить, что сигнал синхронизации для AD5322 задается генератором тактового сигнала процессора ADSP-2189M. Также существует возможность внешней по отношению к AD5322 генерации сигналов SCLK и SYNC и их использования для синхронизации процессора ADSP-2189M. Последовательный интерфейс AD5322 недостаточно быстр для работы с ADSP-2189M на максимальной скорости, которую может обеспечить процессор. Однако частота сигнала синхронизации последовательного порта процессора может быть запрограммирована на соответствующую скорость, поддерживаемую быстрыми или медленными ЦАП.

Входной регистр сдвига в микросхеме AD5322 имеет разрядность 16 бит. 16-разрядное слово состоит из четырех битов управления, за которыми следуют 12 бит данных для ЦАП. Первый посылаемый бит определяет, для какого из двух имеющихся ЦАП (А или В) предназначены данные. Второй бит определяет использование буферизированного или небуферизированного режима работы входа опорного напряжения. Следующие два бита управляют режимами работы ЦАП (нормальный режим, режим пониженного энергопотребления с заземлением выходов через 1 кОм или через 100 кОм, режим пониженного энергопотребления с высокоимпедансным выходом).

Организация интерфейса между устройствами аналогового ввода-вывода, кодеками и DSP-процессорами

Так как большинство приложений цифровой обработки сигналов требует наличия одновременно АЦП и ЦАП, то широкое развитие получили универсальные устройства, интегрирующие функции кодека и портов ввода-вывода на одном кристалле и обеспечивающие простое подключение к стандартным DSP-процессорам. Эти устройства называют аналоговыми оконечными устройствами (далее по тексту — AFE — Analog Front End).

Функциональная схема микросхемы AD73322 показана на рис. 8.23. Данный прибор представляет собой двойной AFE с двумя 16-разрядными АЦП и двумя 16-разрядными ЦАП с возможностью работы с частотой дискретизации 64 кГц. ПС AD73322 разработана для универсального применения, включая обработку речи и телефонию с использованием сигма-дельта АЦП и сигма-дельта ЦАП. Каждый канал обеспечивает отношение сигнал/шум на уровне 77 дБ в пределах голосовой полосы частот.

Каналы АЦП и ЦАП имеют программируемые коэффициенты усиления по входу и выходу с диапазонами до 38 дБ и 21 дБ соответственно. Встроенный источник опорного напряжения допускает использование однополярного питающего напряжения величиной +2.7–5.5 В. Его потребляемая мощность при напряжении питания +3 В составляет 73 мВт.

Частота дискретизации кодека может быть запрограммирована на одно из четырех фиксированных значений: 64 кГц, 32 кГц, 16 кГц и 8 кГц при частоте опорного задающего генератора 16.384 МГц. Последовательный порт позволяет легко организовать интерфейс одного или нескольких кодеков, включенных каскадно, со стандартными DSP-процессорами, имеющимися на рынке, например процессорами семейства ADSP-21XX. Скорость передачи данных по последовательному порту может программироваться, что позволяет осуществлять интерфейс как с быстрыми, так и с медленными DSP-процессорами. Организация интерфейса кодека с процессором семейством ADSP-218X показана на рис. 8.24. Вывод SE (включение последовательного порта) может управляться от программируемого выхода общего назначения, например FL1, или, в случаях когда не требуется перевод последовательного порта в энергосберегающий режим, на этот вывод может постоянно подаваться высокий уровень через подходящий нагрузочный резистор. Вывод сброса (RESET) может быть соединен с сигналом общего аппаратного сброса системы или может управляться любым программируемым выходом общего назначения.

В режиме программирования данные передаются от DSP-процессора в управляющие регистры микросхемы AD73322 для активации необходимого режима работы. После программирования конфигурации устройства, т. е. после правильной установки различных регистров управления, кодек может выйти из режима программирования и войти в режим передачи данных. Данные от двух АЦП передаются в DSP-процессор двумя блоками, состоящими из 16-ти разрядных слов. Точно так же данные для двух ЦАП передаются от DSP-процессора к микросхеме AD73322 аналогичными способом. Упрощенные временные диаграммы работы последовательного интерфейса показаны на рис. 8.24.

Микросхема AD73422 — это первое изделие в семействе продуктов dspConverter™, которые интегрируют в себе двухканальный кодек (AD73322) и DSP-процессор (52 MIPS ADSP-2185L/86L). Устройство, обладающее полными функциональными возможностями двухканального кодека и DSP-процессора, размещено в небольшом 119-выводном пластмассовом корпусе типа PBGA размером 14x22 мм. Очевидное преимущество такого подхода — экономия площади печатной платы. Используемые АЦП и ЦАП обеспечивают отношение сигнал / шум приблизительно 77 дБ в полосе звуковых частот.

Микросхема AD74222-80 имеет на своем кристалле 80 Кб памяти, сконфигурированной как 16 Кб (24 разряда) ОЗУ программ и 16 Кб (16 разрядов) ОЗУ данных. Встроенное ОЗУ микросхемы AD73422-40 объемом 40 Кб разделено на 8 Кб (24 разряда) памяти программ и 8 Кб (16 разрядов) памяти данных. Режим пониженного энергопотребления обеспечивает низкую потребляемую мощность, необходимую для реализации оборудования с батарейным питанием. Микросхема AD73422 работает при напряжении питания +3 В и рассеивает приблизительно 120 мВт при полнофункциональном режиме работы.

ОСНОВНЫЕ ОСОБЕННОСТИ ИС AD73422 dspConverter™

• Полный сдвоенный кодек (AD73322) и DSP (ADSP-2185L/86L)

• Корпус BGA 14 х 22 мм

• Однополярное питание +3 В, потребление 73 мВт

• Режим пониженного энергопотребления

• КОДЕК:

♦ Два сигма-дельта-АЦП и ЦАП, 16-разр

♦ Частоты дискретизации: 8, 16, 32, и 64 КГц

♦ Отношение сигнал/шум 77 dB

• DSP:

♦ 52 MIPS

♦ Совместим по кодам с ADSP-218x

♦ 80 Кб или 40 Кб памяти на кристалле

Рис. 8.25

Организация высокоскоростного интерфейса

С появлением DSP-процессоров с высокими тактовыми частотами и новыми архитектурными решениями стали возможны анализ и обработка весьма широкополосных сигналов. Программируемость DSP-процессоров делает возможным выполнение различных алгоритмов